Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso
O aumento da frequência de comutação vem sendo utilizada para aumentar a densidade volumétrica de potência em conversores estáticos. Assim, diversos trabalhos científicos tem apresentado estudos relacionados aos impactos dos elementos parasitas no layout de placa de circuito impresso (PCB) de conve...
Saved in:
| Main Authors: | , , , |
|---|---|
| Format: | Article |
| Language: | English |
| Published: |
Associação Brasileira de Eletrônica de Potência
2021-03-01
|
| Series: | Eletrônica de Potência |
| Subjects: | |
| Online Access: | https://journal.sobraep.org.br/index.php/rep/article/view/146 |
| Tags: |
Add Tag
No Tags, Be the first to tag this record!
|
| _version_ | 1850282104941707264 |
|---|---|
| author | Tális Piovesan Hamiltom Confortim Sartori Vitor Cristiano Bender José Renes Pinheiro |
| author_facet | Tális Piovesan Hamiltom Confortim Sartori Vitor Cristiano Bender José Renes Pinheiro |
| author_sort | Tális Piovesan |
| collection | DOAJ |
| description |
O aumento da frequência de comutação vem sendo utilizada para aumentar a densidade volumétrica de potência em conversores estáticos. Assim, diversos trabalhos científicos tem apresentado estudos relacionados aos impactos dos elementos parasitas no layout de placa de circuito impresso (PCB) de conversores estáticos CC/CC, comparações entre as tecnologias de semicondutores, desenvolvimento de equações analíticas para a determinação das perdas nos elementos e a utilização de softwares de simulações na determinação de elementos parasitas de conversores estáticos comutados em altas frequências. Desta forma, o presente trabalho apresenta uma metodologia de quantificação de perdas elétricas em chaves semicondutoras de conversores estáticos devido aos elementos parasitas presentes na PCB. Através da utilização de técnicas de engenharia assistida por computador e simulações SPICE, a metodologia proposta tem como objetivos apresentar uma estimativa de perdas devido às ressonâncias causadas pelos elementos parasitas e auxiliar no processo da prototipação, voltada para a redução de perdas dos dispositivos semicondutores presentes na PCB de um conversor estático. Para a validação da metodologia implementou-se um conversor boost síncrono comutado em 350kHz e com potência nominal de 100W. Resultados teóricos, de simulações e experimentais são apresentados.
|
| format | Article |
| id | doaj-art-aff772db07e64ce9affc41ee6d0a3ba7 |
| institution | OA Journals |
| issn | 1414-8862 1984-557X |
| language | English |
| publishDate | 2021-03-01 |
| publisher | Associação Brasileira de Eletrônica de Potência |
| record_format | Article |
| series | Eletrônica de Potência |
| spelling | doaj-art-aff772db07e64ce9affc41ee6d0a3ba72025-08-20T01:48:04ZengAssociação Brasileira de Eletrônica de PotênciaEletrônica de Potência1414-88621984-557X2021-03-0126110.18618/REP.2021.1.0040146Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito ImpressoTális Piovesan0Hamiltom Confortim Sartori1Vitor Cristiano Bender2José Renes Pinheiro3Universidade Federal de Santa Maria, Santa Maria - RS, BrasilUniversidade Federal de Santa Maria, Santa Maria - RS, BrasilUniversidade Federal de Santa Maria, Santa Maria - RS, BrasilUniversidade Federal de Santa Maria, Santa Maria - RS, Brasil O aumento da frequência de comutação vem sendo utilizada para aumentar a densidade volumétrica de potência em conversores estáticos. Assim, diversos trabalhos científicos tem apresentado estudos relacionados aos impactos dos elementos parasitas no layout de placa de circuito impresso (PCB) de conversores estáticos CC/CC, comparações entre as tecnologias de semicondutores, desenvolvimento de equações analíticas para a determinação das perdas nos elementos e a utilização de softwares de simulações na determinação de elementos parasitas de conversores estáticos comutados em altas frequências. Desta forma, o presente trabalho apresenta uma metodologia de quantificação de perdas elétricas em chaves semicondutoras de conversores estáticos devido aos elementos parasitas presentes na PCB. Através da utilização de técnicas de engenharia assistida por computador e simulações SPICE, a metodologia proposta tem como objetivos apresentar uma estimativa de perdas devido às ressonâncias causadas pelos elementos parasitas e auxiliar no processo da prototipação, voltada para a redução de perdas dos dispositivos semicondutores presentes na PCB de um conversor estático. Para a validação da metodologia implementou-se um conversor boost síncrono comutado em 350kHz e com potência nominal de 100W. Resultados teóricos, de simulações e experimentais são apresentados. https://journal.sobraep.org.br/index.php/rep/article/view/146Conversores Estáticos CC/CCEletrônica de PotênciaEngenharia Assistida por ComputadorLayout de PCBSimulação SPICE |
| spellingShingle | Tális Piovesan Hamiltom Confortim Sartori Vitor Cristiano Bender José Renes Pinheiro Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso Eletrônica de Potência Conversores Estáticos CC/CC Eletrônica de Potência Engenharia Assistida por Computador Layout de PCB Simulação SPICE |
| title | Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso |
| title_full | Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso |
| title_fullStr | Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso |
| title_full_unstemmed | Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso |
| title_short | Método para Quantificação de Perdas em Semicondutores Aplicados a Conversores Estáticos Devido aos Elementos Parasitas da Placa de Circuito Impresso |
| title_sort | metodo para quantificacao de perdas em semicondutores aplicados a conversores estaticos devido aos elementos parasitas da placa de circuito impresso |
| topic | Conversores Estáticos CC/CC Eletrônica de Potência Engenharia Assistida por Computador Layout de PCB Simulação SPICE |
| url | https://journal.sobraep.org.br/index.php/rep/article/view/146 |
| work_keys_str_mv | AT talispiovesan metodoparaquantificacaodeperdasemsemicondutoresaplicadosaconversoresestaticosdevidoaoselementosparasitasdaplacadecircuitoimpresso AT hamiltomconfortimsartori metodoparaquantificacaodeperdasemsemicondutoresaplicadosaconversoresestaticosdevidoaoselementosparasitasdaplacadecircuitoimpresso AT vitorcristianobender metodoparaquantificacaodeperdasemsemicondutoresaplicadosaconversoresestaticosdevidoaoselementosparasitasdaplacadecircuitoimpresso AT joserenespinheiro metodoparaquantificacaodeperdasemsemicondutoresaplicadosaconversoresestaticosdevidoaoselementosparasitasdaplacadecircuitoimpresso |